Partenaires

Nos tutelles

Centre National de la Recherche Scientifique Université de Caen ENSICAEN Normandie Université

LPC CAEN
ENSICAEN
6, bd du Maréchal Juin
14050 CAEN Cedex
Tel : +033 (0) 231452500



Annuaire


Organigrammes


Contacts

Rechercher





Accueil > Ressources Techniques > Service Electronique et Microélectronique

Microélectronique



Le SEM étudie, réalise et caractérise des circuits intégrés analogiques ou mixtes pour répondre aux besoins liés aux détecteurs de dernière génération qui requièrent l’utilisation de technologie offrant des avantages en terme d’intégration, de coût, de performances… Ces circuits sont en général réalisés en technologie 0.35µm CMOS de chez AMS en raison de sa maturité et de sa « standardisation » au niveau de l’IN2P3. Cependant depuis 2015, nous développons dans une nouvelle technologie : 0.18µm CMOS de chez AMS.



Nous travaillons en particulier pour les projets SuperNEMO et FRACAS, et effectuons de la R&D avancée sur la thématique "mesure de temps haute résolution" et "préamplification de charge".


Voici quelques ASIC que nous avons développés :


    - SNATS (SuperNEMO Absolute Time Stamper) conçu pour le calorimètre de SuperNEMO. Cet ASIC est un marqueur de temps multivoies (16 voies) avec une résolution d’environ 70 ps RMS avec une INL de ±1.3 LSB et une DNL de ±0.2 LSB. Il a été développé en collaboration avec le LAL d’Orsay. Ce circuit a fait l’objet de deux présentations à des conférences internationales : IEEE RT2009 et TWEPP09. Technologie 0.35 µm CMOS d’AMS.


Circuit SNATS en boîtier CQFP100
Circuit SNATS en boîtier CQFP100


    - SCATS (Sixteen Channel Absolute Time Stamper) conçu lors de la R&D de l’expérience SuperB. Ce circuit est une évolution de SNATS. Technologie 0.35 µm CMOS d’AMS.


    - Block_50ps est un interpolateur haute-résolution à 25 ps RMS. Ce building bloc est un bloc de R&D qui a été conçu et développé en se servant de l’expérience acquise sur SCATS. Technologie 0.35 µm CMOS d’AMS.


    - FEAST (Front-End Asic for SuperNEMO Tracker) conçu pour le détecteur de trace de SuperNEMO. Cet ASIC est un marqueur de temps multivoies (54 voies) intégrant une électronique analogique pour la mise en forme des signaux et le marquage de temps avec une résolution inférieure à 4 ns RMS. Technologie 0.35 µm CMOS d’AMS.



Circuit FEAST en boîtier CQFP160
Circuit FEAST en boîtier CQFP160


    - Pour l’expérience FRACAS, nous sommes en train de développer un ASIC pour l’électronique de front-end du mur de temps de vol. Cet ASIC intégrera un marqueur de temps haute résolution (résolution < 50 ps RMS et pas de codage < 100 ps) et une chaîne électronique permettant la mesure de charge.​ Ce circuit est actuellement conçu et développé en collaboration avec le LAL d’Orsay. Technologie 0.18 µm CMOS d’AMS.


    - C2SA (Configurable Charge Sensitive Amplifier). La R&D sur les préamplificateurs de charge nous a amenés à développer cet ASIC en collaboration avec le GANIL en technologie 0.35µm CMOS d’AMS. Il est composé :
        + d’un amplificateur de charge dont certains paramètres sont configurables comme le gain, la constante de décroissance, la polarité
        + d’un discriminateur à seuil
        + d’un générateur de test
        + d’une interface I2C


Circuit C2SA en boitier CQFP44
Circuit C2SA en boitier CQFP44


    Voici quelques unes de ces caractéristiques :
        + résolution < 10 keV FWHM avec une capacité de détecteur de 60pF
        + gamme en énergie de 100 keV à 1.5 GeV
        + linéarité < 1%
        + constante de décroissance de 280 ns à 180 µs


 


​De manière générale, pour réaliser la caractérisation de nos ASIC, nous avons développé un banc de test. Le principe de ce banc de test est de conserver une interface unique (lien USB) entre le PC et le banc de test afin de diminuer les temps de développement et de travailler avec un système éprouvé.




Contacts : S. Drouet & L. Leterrier